



STM32F411 실시간 DSP 및 서보 제어 아키텍처

ADC 외부 트리거, 데이터 큐잉, 그리고 CMSIS-DSP FIR 필터의 완벽한 통합



실시간 데이터 제어 파이프라인

RTOS 없이도 하드웨어 자원의 효율적 분배를 통해
간섭 없는 안정적인 실시간 처리를 구현합니다.



관심사의 분리 (Separation of Concerns): 타이머 독립 할당


하나의 범용 타이머에 의존하지 않고, 목적에 맞춰 하드웨어 자원을 완벽히 분리하여
기능 간 지터(Jitter)를 원천 차단했습니다.

	TIM3 (데이터 획득)	TIM4 (물리적 구동)
목적	ADC1 외부 트리거 기동 (TRGO)	SG90 서보 모터 PWM 제어
타겟 주파수	100Hz (10ms 주기)	50Hz (20ms 주기)
카운터 클럭	10kHz (1 tick = 0.1ms)	1MHz (1 tick = 1us)
설정 값	Prescaler 8399 / Period 99	Prescaler 83 / Period 19999
설계 이점	CPU 개입 없는 정확한 샘플링 간격 보장	Pulse(CCR) 값 변경만으로 절대 펄스폭(us) 즉각 제어

획득 (Acquisition) - TIM3 TRGO 기반 지터 없는 샘플링

소프트웨어 폴링(Polling)의 지연을 제거하고, 순수 하드웨어 이벤트로 3채널 ADC를 기동합니다.

트리거 체인: TIM3 Update Event → ADC1 기동 → 3채널 스캔(CH0, CH1, CH4) → 변환 완료 인터럽트(ISR)



Errata

트리거 누락 문제 해결:

초기 설정에서 ADC 정규 변환이 기동되지 않는 현상 발생.
sMasterConfig.MasterOutputTrigger 값이 TIM_TRGO_RESET으로 남아있던 것을 TIM_TRGO_UPDATE로 변경하여 하드웨어 트리거 라인 활성화 완료.

완충 (Buffering) - 생산자와 소비자의 완벽한 분리


인터럽트(ISR) 내의 연산을 최소화하여 시스템 응답성을 극대화합니다. 무거운 연산(DSP, UART)은 비동기적으로 메인 루프에서 처리합니다.

생산자 (ADC ISR):

- 3개의 채널(Rank 1~3) 데이터를 하나의 프레임으로 묶어 큐에 삽입 후 즉시 이탈.

소비자 (Main Loop):

- CPU 여유 시간에 큐에서 데이터를 Pop하여 CMSIS-DSP 필터링 수행.
- UART 지연이 발생하더라도 ADC 샘플링 타이밍에는 전혀 영향을 주지 않음.




실시간 스트리밍을 위한 오버플로우 관리 정책

UART 출력 지연 등으로 인해 큐가 가득 찼을 때, 시스템은 멈추지 않고 제어의 핵심인 '데이터의 신선도(Freshness)'를 유지합니다.


동작 원리: Full 상태에서 Push 발생 시, Head를 한 칸 이동시켜 가장 오래된 데이터를 폐기하고 새로운 데이터를 삽입합니다.

설계 의도: 데이터 무손실 로깅보다 최신 제어 상태 반영이 더 중요한 실시간 제어 시스템의 특성을 반영한 아키텍처 결단입니다.


1. Queue Full



2. Discard Oldest



3. Insert Newest




정제 (Processing) - CMSIS-DSP 독립 3채널 FIR 필터

수집된 날것의 센서 데이터는 ARM CMSIS-DSP 라이브러리의 `arm_fir_f32` 함수를 통해 정밀하게 정제됩니다.

필터 파라미터: 11-Tap 저역통과 필터 (Low-pass)
| 샘플링 100Hz | 컷오프 20Hz

메모리 격리: 3개의 채널에 동일한 필터 계수를 적용하되, 채널별로 독립된 상태 버퍼(State Buffer)를 할당하여 간섭을 완벽히 차단했습니다.

최적의 타협점: 실시간 UART CSV 출력과 병행하기 위해 연산량과 주파수 분리 성능 간의 밸런스를 11-Tap으로 맞추었습니다.




구동 (Actuation) - 소프트웨어 논리를 하드웨어 펄스로

사용자 입력(0~100%)을 서보 모터의 물리적 구동을 위한 절대 펄스폭(1.0~2.0ms)으로 변환합니다.

매핑 공식: $\text{Pulse}(\mu\text{s}) = 1000 + (1000 * \text{duty_percent} / 100)$


타이머 해상도의 마법: 카운터 클럭을 1MHz로 설정하여 1 tick = 1 μs 의 공식을 성립시켜 직관적인 코딩이 가능합니다.

안전망 구축: 상한 클램프(Clamp)를 적용하여 범위를 벗어난 제어 신호를 사전 차단합니다.



통합 아키텍처 결론 (The Complete Precision Pipeline)

독립된 타이머, 비동기 큐잉, 그리고 DSP 가속의 완벽한 조화. CPU 부하 없이 견고한 실시간 데이터 흐름을 완성했습니다. 수집(100Hz)과 구동(50Hz)이 완전히 다른 주기로 작동하지만, 소프트웨어 큐 아키텍처를 통해 우아하게 통합됩니다.



아키텍처 요약 및 다음 단계 (Scalability)

구조적 승리 (Key Takeaways):

- **지터 제거:** 샘플링(TIM3)과 출력(TIM4)의 분리, 순수 하드웨어 트리거 활용.
- **데이터 안정성:** 링 버퍼 기반의 생산자-소비자 패턴과 최신화 오버플로우 정책.

향후 과제 (Next Steps):

1. **메모리 최적화:** 릴리즈 빌드 전환 시 float printf 지원 제거로 FLASH 공간 확보.
2. **오버헤드 제로화:** 인터럽트를 ADC DMA 전송 및 Double Buffer 아키텍처로 교체.
3. **동적 제어:** 런타임 중 UART 명령을 통한 FIR 컷오프 주파수 동적 변경 기능 추가.

